Рис. 6.90. Примеры схем десятичных суммирую- <9

щих счетчиков: а) с последовательным переносом; б), в) триггеры с большим числом входов Jlj-

)s с

)R С

i)3 с

)KD -

в-

p-jj В

г<1 -К В

Рис. 6.91. а) Десятичный суммирующий счетчик, работающий в коде с избытком 3; б) в коде 2421

ных счетчиков с 16 состояниями, шесть из которых должны быть исключены. Выбор этих шести избыточных состояний зависит от предполагаемого применения счетчика. В измерительной технике, например, часто используется BCD код 4221, для некоторых целей выгоден код с избытком 3, код 2421 и т. д. Однако десятичные счетчики чаще всего используют код BCD 8421, десять состояний которого имеют такие же весовые коэффициенты, как натуральный двоичный код 8421, причем исключены последние шесть из 16 состояний.

Основная схема десятичного счетчика, работающего в направлении сложения, была представлена в табл. б.Зв вместе с соот-

к в-

2?>

r-\J с

J с Л-кс

J D-i

Рис. 6.92. а) Десятичный суммирующий счетчик, работающий в коде 1242; б) в коде 1224

ветствующей картой переходов между состояниями. Примеры схем приведены на рис. 6.90. Большое число входов /, -К позволяет реализовать необходимую логическую схему прямо на входах триггеров. На рис. 6.91а имеется схема десятичного счетчика в коде с избытком 3, счетчик на рис. 6.916 использует код 2421. Счетчик на рис. 6.92а работает в коде 1242, а на рис. 6.926 - в коде 1224.

На рис. 6.93 показан синтез реверсивного десятичного счетчика, использующего код 8421 BCD. От синтеза счетчика с 16 состояниями на рис. 6.86 он отличается только исключением шести последних состояний, которые рассматриваются как избыточные 252

и позволяют упростить логическую схему. Результирующая схема с логическими элементами И-НЕ и триггерами с простыми входами J, К показана на рис. 6.94.

В/1 Х=0 x=f

м ео Of ft w ш 11 01 00

00 SI

ВА =0 Х=1 . Х=0 Л=1

ле 00 01 11 W 10 11 01 оо\оо Of и ю iti ft nt пп

00 Of

w 1Ф Ф1 - нн

JBjrl х-о Х=/

ШоФ-Щ-ЦШФ

DC 00 01 11 10 10 11 Of 00 00

JbABX+ABX+ACX; Kg=AX*AX

X=0 ХЧ

00 01 11 10 W It 01 00

Jc=ABX->-M;H=ABX*ABX; J--ABCX*mX; BfAX+АУ

Рис. 6.93. Пример синтеза десятичного реверсивного ечетчика

Рис. 6.94. Десятичный реверсивный счетчик

Упрощение схемы можно произвести за счет использования триггеров с большим числом управляющих входов /, К- На рис. 6.95а! - схема с логическими элементами И-НЕ, на рис. 6.956 - с логическими элементами И/ИЛИ-НЕ.