Таблица 6.2. Характеристические таблицы триггеров

а) типа Е\ 6) типа DV; в) типа D; г) типа Т\ д), е), ж), з) типа !К-1 Е DV

JK-I

3>

Триггер типа Т. Этот триггер имеет только один вход - Т. Если на входе Т имеется сигнал 1, то триггер будет переключаться после каждого тактового импульса. Если Г-О, то триггер не переключается. Принцип действия определяет характеристическая табл. 6.2г. Хара.ктеристическое уравнение

Qn+i=TQ+fQn. (6-5)

Он не реализуется как самостоятельный синхронный триггер, так как его функцию могут выполнить другие широко используемые схемы триггеров, например Ж-триггер.

Триггеры типов JK и JK-I. Этот триггер имеет два входа - /, Л - и является, в принципе, особым случаем /?.5-триггера. Как это следует из характеристической табл. 6.2д, триггер переключается после каждого тактового импульса, если на входах J и К постоянно имеется сигнал 1. Характеристическое уравнение Ж-триггера согласно табл. 6.2д

Qn+i-JQn+KQn+JKJQn+KQn, (6-6)

для инверсного триггера IK-I согласно табл. 6.2е характеристическое уравнение будет

Qn+iJQn+mn+JK=JQn+KQn. (6-7)

/iC-триггер обладает свойствами триггеров RS, D, Т, а большое число неопределенных состояний 0 представляет возможность значительного упрощения комбинационной логики, которая управляет входами /, К- Поэтому этот триггер имеет многостороннее использование не только в синхронных последовательностных схемах, но и в асинхронных, прежде всего в счетчиках. Существуют еще другие варианты триггеров JK и JK-I (см. табл. 6.2ж, з).

Триггер типа DV. Этот триггер имеет два входа - D и V. Согласно характеристической табл. 6.26 он ведет себя как D-трит-гер, если на входе V имеется сигнал 1, при V-0 триггер не переключается, т. е. в принципе это D-триггер с добавочным входом V. Он может работать так же, как Г-триггер, если его дополняющий выход Q присоединен к входу D. При V= 1 состояние триггера изменяется после каждого тактового импульса. Таким образом, он имеет такие же функциональные возможности, как С-триггер. Характеристическое уравнение

Qn+x=DV+VQn. (6-8)

В некоторых схемах, например в сдвиговых регистрах и определенных типах синхронных счетчиков, этот триггер обеспечивает лучшие условия минимизации комбинационной логики, однако в связи.с широким распространением Ж-триггеров, имеющих те же функциональные- возможности, /)У-триггер используется редко.

Внутренняя структура синхронных триггеров ,

Триггеры, используемые в цифровых схемах, должны удовлетворять определенным требованиям. Прежде всего они должны быть в состоянии работать совместно со всеми элементами соответствующей схемы, причем их использование должно быть как можно многостороннее и экономичнее. По возможности они должны быть составлены так, чтобы в больщинстве случаев обеспечивалось самое простое взаимное соединение с минимальным числом добавочных логических схем. Это обеспечивают логические функции сложения и умножения, встроенные непосредственно во входы триггеров. Выходы должны быть достаточно мощными, чтобы не было необходимости применять внешние усилители. Выгодно также использовать усилитель на входе тактовых импульсов, который разгружает центральный источник этих импульсов. С точки зрения больших скоростей коммутации необходимо добиться минимальных внутренних задержек. Важным требованием является обеспечение надежного переключения, не зависящего от температуры и временных изменений характеристик используемых элементов. Требование надежности переключения связано с необходимостью такого расчета схемы, чтобы было можно точно специфицировать время, в течение которого соответствующие управляющие входы могут оказывать воздействие на триггер. Большое значение имеет также ограничение влияния импульсов помех, причем не только на управляющих входах, но и на выходах, от которых через обратные связи эти помехи могут поступать на входы, нарушая правильную работу триггера.

В зависимости от того, в какой мере учитываются те или иные требования, может существовать множество разнообразных схем триггеров, имеющих одинаковые логические функции. Проектирование триггеров на дискретных элементах с экономической точки зрения ограничено количеством полупроводниковых элементов, поэтому они имеют простую структуру, а их функциональные свойства ограничены. Схемы интегральных триггеров, рассматриваемые далее, такого ограничения не имеют, поэтому они могут составляться так, чтобы как можно полнее были удовлетворены предъявляемые к их работе требования.

Степень сложности внутренней структуры триггеров в значительной мере зависит от способа управления входами, которые могут иметь динамическую или статическую связь с самим триггером.

У триггеров, управляемых уровнем тактовых импульсов, передача информации с выхода триггера на вход следующего элемента возможна только при использовании многофазовых тактовых импульсов. Упрощенно этот случай показан на рис. 6.46. Во время действия тактового импульса ТИ1=1 информация входов RS регистрируется триггером А, а так как ТИ2=0, то передача информации с выхода триггера А иа вход триггера В блокируется. При ТИ1=0 и ТИ2=1 передается информация с выхода триггера А на