при сравнении асинхронных и синхронных схем обращают внимание на скорость обработки информации. В асинхронной схеме начало каждой операции определяется сигналом, который обозначает окончание предыдущей операции, т. е. регулировка времени отдельных логических операций производится непосредственно сигналами, возникающими в асинхронной схеме. При этом эффективно используется максимальная скорость переключения базовых элементов схемы. Поэтому быстродействие асинхронных схем больще, чем синхронных, у которых начало каждой операции определено поступлением синхроимпульса.

6.2. ТРИГГЕРЫ Типы триггеров

Триггеры, используемые в электронных цифровых системах, имеют чаще всего два дополняющих выхода и в зависимости от требуемой фрункции могут иметь различное количество управляющих входов.

Наличие прямого или косвенного влияния управляющих входов на триггер позволяет разделить их на синхронные и асинхронные. Состояние выходов асинхронного триггера изменяется .прямо в зависимости от изменения сигналов на управляющих входах. Время, через которое с момента изменения сигналов на управляющих входах изменится состояние выходов, зависит только от времени распространения сигнала со входа на выход, т. е. от собственной задержки триггера. Наиболее часто используемые асинхр.онные триггеры состоят из двух логических элементов - И-НЕ или ИЛИ-НЕ - и из-за своей простоты обозначаются как базовые триггеры или триггеры памяти, так как на них в большинстве случаев реализуются функции запоминания.

Синхронные триггеры отличаются наличием отдельного входа, на который в регулярные интервалы времени подаются синхроимпульсы, изменяющие состояние выходов триггера в зависимости от комбинаций сигналов на других управляющих входах. Состояние выходов триггера по окончании синхроимпульса определяется состоянием входов управления перед синхроимпульсом. Основные временные диаграммы работы приведены на рис. б.Зе,

-Qi=Q -QfQ

1 -I \-QrQ б)СИ -

СИ I

Асинхронный, выход ti. Сищоимпульо

Синхронный, выход

Рис. 6.3. Триггер: а) асинхронный; б) синхронный

яа котором показаны влияние на выход Q аоинхроиного триггера изменения 0/1 на входе Аj и влияние на выход Q синхронного триггера входа синхроимпульсов СИ при Xi = l. В связи с этим необходимо понять существенную разницу между понятиями «асинхронный триггер и асинхронный режим работы» и «синхронный триггер и синхронный режим работы», так как синхронные триггеры могут работать в асинхронном .режиме и наоборот.

Синхронные триггеры в зависимости от того, какая часть синхроимпульса оказывает влияние на изменение выходов, делятся на три основные группы.

Триггеры, управляемые уровнем синхроимпульса. Синхроимпульс начинает оказывать влияние только тогда, когда его уровень возрастает до уровня логической 1 или уменьшается до уровня 0. В принципе это простые базовые (асинхронные) триггеры, имеющие дополнительный вход синхроимпульсов СИ. Для обеспечения правильной работы синхроимпульс должен иметь определенную минимальную длительность.

Триггеры, управляемые обоими фронтами синхроимпульса. Синхроимпульс может иметь положительную или отрицательную полярность. Этот способ управления применяется у триггеров, работающих, на принципе главной и вспомогательной памяти. Главная и вспомогательная память реализуются на базовых (асинхронных) триггерах. Данный принцип экономичен только в интегральных схемах.

Триггеры, управляемые одним фронтом синхроимпульса. Этот принцип управления (типичный для триггеров на дискретных элементах) используется также в интегральных триггерах.

Следующим важным критерием, на основе которого производится деление триггеров на определенные типы, является их логическая функция, которую выражают B8aимooтнoшeния между переменными на входах и выходах. На оенове этого критерия триггеры делятся на много типов, наиболее распространенными из которых являются триггеры JRS, JK и В. ,

Триггеры представляют собой основной элемент современных электронных цифровых систем, их значение особенно возросло после внедрения монолитных интегральных схем. При составлении триггеров из дисиретных элементов используется (с точки зрения экономичности) как можно меньшее количество активных и пассивных полупроводниковых элементов, что, конечно, ограничивает их логические функииональные возможности и свойства. Для интегральных схем такого ограничения нет, поэтому они могут составляться так, чтобы были получены (наилучшие функциональные свойства и Возможности и чтобы их использование обеспечило наиболее экономичную схему комбинационной логики. Современные интегральные триггеры содержат до нескольких десятков транзисторов и диодов.

Асинхронные статические триггеры с непосредственными связями

Принципы а и а л из а и синтеза аси н х р о ни ы х т р и г-г е р о в. Асинхронный триггер представляет собой элементарную последовательностную цепь, управляемую положительными или отрицательными изменениями сигналов, подаваемых в виде импульсов на управляющие входы. Упрощая описание принципа работы асинхронного триггера, Можно считать, что импульс - это сигнал со значением 1, а отсутствие импульса - это сигнал со значением 0. Но при подробном анализе и синтезе нужно интерпретировать импульс как сигнал с двумя изменениями - со значения О на значение 1 и наоборот.

Анализ и синтез основаны на упрощенной структурной схеме рис. 6.4а. Основным условием справедливости этой схемы явля-

Комбииациои-иая логическая схема без задержка

Y , ,

-Ш>

Комбинационная логическая схема без задержки

Рис. 6.4. а) Основная модель для анализа и синтеза асинхронных триггеров; б) упрощенная модель

ются одинаковые задержки Л, вынесенные из комбинационной логической схемы и включенные во внещние выходы и петли обратных связей. Фиктивные задержки представляют такие же задержки At, распределенные по соединениям одинаковой длины, связывающим все входы комбинационной логической схемы и соответствующий выход. Если эти условия выполнены, то функция У в данный момент времени может быть выражена не только в зависимости от переменных X, но и от предыдущих переменных У. Это означает, что выходы У комбинапионной логической схемы можно считать одновременно выходами У представленной упрощенной последовательностной модели, выходные функции jkoto-рой могут быть выражены алгебраическими логическими отноще-ниями Y-f(X, у) так же, как в комбинационных схемах. Если Z=,f(Y) (см. рис. 6.4а), то ясно, что анализ и синтез могут быть основаны только на упрощенной модели последовательностной цепи - рис. 6.46, потому что Z - это задержанная функция У. Однако если Z=f(X, Y), то на выходах У должна быть использована комбинационная логическая схема. При использовании этих. простых моделей последовательностных цепей нужно помнить, однако, что отдельные задержки Д. не зависят друг от друга и их значения могут отличаться. Эту реальную действительность нуж-