ГЛАВА 6

Последовательностные логические схемы

циопнай

погичкская ие/иа

ОСНОВНЫЕ ПОНЯТИЯ

в предыдущей главе рассматривались комбинационные логические схемы, состояние которых однозначно определено состоянием входов в данный момент и не зависит от предыдущего состояния входов. Проблемы составления комбинационных схем сравнительно просты, однако они представляют лищь часть общих проблем, потому что у больщинства схем нужно учитывать временную последовательность и зависимость отдельных логических функций. "Такие схеми называют последовательностными.

Состояние выхода последовательяостной схемы в любой момент времени зависит не только от состояния входов в этот мо--мент, но и от внутреннего состояния схемы в тот же момент. А

так как внутреннее состояние последо-вательностной схемы зависит от предыдущего состояния входов, то эта схема должна иметь запоминающее устройство.

Общая структурная схема показана на рис. 6.1. На входы комбинационной логической схемы подаются внещние (первичные) сигналы X, г с выхода запоминающего устройства внутренние (вторичные) сигналы у. В результате возникают выходные сигналы Z и внутренние сигналы У, поступающие в запо-:минающее устройство. Запоминающее устройство может сигналы возбуждения У или только задержать на определенное время Д, или записать и сохранить их до тех пор, пока не поступят новые сигналы. Сигналы у являются реакцией на сигналы возбуждения У, и в зависимости от их изменения последовательностные схемы лелятся на синхронные и асинхронные.

Для асинхронных схем очень острой является проблема устой-чивости. Асинхронная схема находится в устойчивом состоянии только тогда, когда одинаково состояние внутренних переменных г/ и У, т. е. когда у=У. Предположим, что состояние устойчиво и прн изменении состояния входов X может, но не должно изме-

Память

Рис. 6.1. Общая структур-ная схема последователь-ностной цепи

няться состояние внутренних переменных Y. Если оно не изме-нится, то y=Y и схема останется в устойчивом состоянии. Но если произойдет переход в новое состояние Yi, то внутреннее состояние схемы будет неустойчиво, так как уф Уь После некоторой задержки у изменится на yi = Yi, в результате чего может возникнуть новое состояние Уг и т. д. Пока асинхронная схема перейдет в устойчивое состояние, она может иметь последовательно целый ряд внутренних неустойчивых состояний. Однако последовательность изменений внутренних сигналов, соответствующая последовательности неустойчивых состояний, не должна быть у асинхронных схем однозначной.

Практически может быть несколько последовательностей с различной очередностью изменений значений внутренних сигналов, которые стремятся к устойчивому состоянию схемы. Если эти разные последовательности стремятся всегда к требуемому устойчивому состоянию, то говорим о последовательности некритической, которая с точки зрения работы асинхронных схем допустима. Однако недопустима критическая последовательность, в результате которой схема может перейти или в требуемое устойчивое-состояние, или в другие, нежелательные, устойчивые состояния. Так как критическая последовательность может оказать неправильное влияние на логическую функцию, то возможность ее возникновения должна быть исключена уже при составлении асинхронной схемы.

Основным условием составления надежной схемы является прежде всего исключение воз1можяости одновременного изменения двух и более внешних и внутренних сигналов, достигаемое за счет использования внутреннего кода, у которого в соседних комбинациях переменных изменяется только одна переменная, например код Грея. Если это условие выполнить не удается, то следует проанализировать все возможные последовательности и добиться, чтобы они приводили к требуемому устойчивому состоянию. Для обеспечения правильной работы схемы могут быть использованы элементы с соответствующими электрическими характеристиками.

Кроме того, на правильную работу асинхронных схем могут оказывать влияние некоторые неправильные, так называемые рискованные, состояния, имеющие место в случае распространения одинаковых сигналов по разным соединительным линиям с разной задержкой.

Статический риск возникает при изменении одной переменной так, что одинаковый сигнал, распространяясь по двум соединениям с разными задержками, вызывает появление на выходе соответствующей схемы нежелательного, переходного сигнала. Если длительность этого переходного сигнала достаточно велика,, то он может вызвать нежелательное изменение состояния схемы. Типичный пример статического риска возникает при использовании дополняющего сигнала для управления одним выходом. Ни одна базовая электронная схема (например, И-НЕ или ИЛИ-НЕ)

неидеальна в смысле соответствующей теоремы логической алгеб-рь1, согласно которой справедливо, что если переменная Х=0, то ~К=1, или если Л=1, то Х=0. Учитывая разную задержку в двух соединительных линиях, по которым распространяется сигнал X и его дополнение X, можно считать, что на выходе схемы короткое время существует переходное состояние A=Z = 0 или Х=Х= = 1. Статический риск может быть исключен соответствующим логическим расчетом или введением подходящей задержки в соединительную линию.

Следующим фактором, оказывающим влияние на работу асинхронных схем, является динамический риск. Он возникает при изменении одной переменной и вызван тем, что одинаковый сигнал распространяется по трем и более соединениям с разными задержками, результатом чего являются трех- и более кратные изменения выхода, который должен измениться только один раз. Так же как статический риск, он может быть исключен с помощью соответствующего логического проектирования и введения задержек. Статический риск и динамический риск возникают и в комбинационных схемах, но там они имеют значение только тогда, когда оказывают влияние на выходы последовательностной .асинхронной схемы, т. е. они представляют проблему только для .асинхронных схем.

Третьим фактором, который может оказать влияние на работу асинхронной схемы, является основной (существенный) риск, который нельзя исключить логическим проектированием, но можно воспользоваться введением соответствующих задержек. Он возникает при изменении одной переменной только в схемах, имеющих хотя бы две обратные связи, вызывая переход схемы в нежелательное состояние. Все представленные рискованные состояния возникают, естественно, и при одновременном изменении двух и более переменных, но в этом случае нет возможности их полностью устранить. Это является еще одной причиной необходимости исключить одновременные изменения двух и более переменных заранее уже при составлении асинхронной схемы.

Для реализации асинхронной последовательностной схемы по-гут быть использованы те же базовые элементы, что и для комбинационных схем, причем необходимые свойства запоминания обеспечиваются введением обратных связей с усилением. Особенно выгодны интегральные логические элементы И-НЕ и ИЛИ-НЕ. Структурная схема такой асинхронной последовательностной цепи показана на рис. 6.2а. Предполагается наличие комбинационной логической схемы без задержки, т. е. базовые логические эле- . менты без задержки, нагорая из них выделена и, как тождественная задержка At, сосредоточена в соответствующих петлях обратной связи. Ясно, что вьшолнение этого предположения возможно только тогда, когда при расчете рассматривается изменение только одной внутренней переменной, т. е. в одной петле обратной свяэи. При одновременном изменении двух и более внут-