Схемы ТТЛ с разными, харак-твритиками.;.

П ft

Рис. 7.43. а): Управление схемами ТТЛ с разными характеристиками; б) рабочие условия с точки зрения сопротивления резистора /?ма«; в) рабочие условия с точки зрения /?н»

Нагрузочную способность выхода в состоянии Н можно увеличить путем параллельного включения двух схем. Согласно рис. 7.44а должны быть соединены ие только выходы, ио и соответствующие входы. Если параллельно соединено т схем, то каждый вход представляет для соответствующего выхода предыдущей схемы Я1 единичных нагрузок. На рис. 7.446 соединены все входы двух

«Г

Рис. 7.44. Увеличение нагрузочной способности выхода путем параллельного включения двух схем: а) параллельное включение соответствующих входов; 6) параллельное включение всех входов; в), г) определение сопротивлений Rk&kc и

параллельно включенных схем. Результирующая схема работает как инвертор с двойной нагрузочной способностью выхода в состоянии Н; общий вход представляет восемь единичных нагрузок. На рис. 7.44 в, г показаны рабочие условия, определяющие величину сопротивления резистора R для требуемого выходного напряжения Увых.в при параллельном включении т управляющих cxcvs

ОСНОВНЫЕ СХЕМЫ ЦИФРОВЫХ СЕРИИ ТТЛ

Основной схемой сернн ТТЛ является схема, которая при положительной логике выполняет функцию И-НЕ. Кроме этих основных схем. каждая серия имеет еще целый ряд простых и более сложных схем ТТЛ, разрабатываемых с логической и функциональной точек зрения так, чтобы они позволяли создавать простые и экономичные цифровые системы. По функциональным возможностям схемы можно разделить на следующие группы:

а) основные схемы И-НЕ с одним - восемью входами. В зависимости от числа входов в одном корпусе может быть до шести схем;

б) мощные схемы И-НЕ, имеющие минимально в 3 раза большую нагрузочную способность выхода в состоянии Н, чем основные схемы И-НЕ. Могут быть использованы для возбуждения согласованных линий передач;

в) схемы И-НЕ с пассивным выходом. Прямым соединением выходов этих схем можно получить дополнительную логическую функцию. Они также могут быть использованы для возбуждения длинных линий передач;

г) сложные схемы, выполняющие функция ИЛИ-НЕ н И/ИЛИ-НЕ. У этих схем число входов может быть увеличено за счет вспомогательных расширителей;

д) различные типы расширителей, применяемые для увеличения числа входов основных логических схем. Они могут быть также использованы для составления специальных таем;

е) различные специальные схе.мы, например ИСКЛЮЧАЮЩЕЕ ИЛИ, схемы согласования входов и выходов ТТЛ с другими схемами (ДТЛ, ЭСЛ и т. п.), специальные воз-будители и прие,мники сигналов на длинных линиях передачи и т. п.;

ж) различные схемы триггеров типов RS, JK. D:

з) универсальные .интегральные счетчи-. ки, имеющие широкую область применения;

и) универсальные интегральные сдвиговые регистры;

к) интегральные дешифраторы .и схемы цифровой индика1ции;

л) лвтегральные одноразрядные и многоразрядные сумматоры;

м) интегральные мультиплексные и де-мультипленсяые схемы.

Схемы И-НЕ с возможностью увеличения числа входов. Базовые схемы выпускаются со стандартным числом входов - 1, 2, 3, 4 и 8. Возможность дальнейшего увеличения числа входов показана иа рис. 7.45. К особым клеммам- X и Z - подключены выводы коллектора и базы входного многоэмиттерного транзистора. К этим клеммам можно подсоеди-

тли1-----

I I

Рш. 7AS. Увеличение числа входов схемы ТТЛ с помощью входного распшрвтеля

нить -несколько входных расширителей, состоящих из м«огоэм;вттерных транзисторов с четырьмя входами. Однако при этом нужно учесть, что под действием емкостей внешних

соединений увеличивается время а значит, и задержки /"зд.р и /зд.р.ср. Нагрузка клеммы X или Z дополнительной емкостью \ иФ увеличивает задержку -"ад-р примерно иа 1 не. Однако емкостная нагрузка этих клемм не оказывает влияния на время i"-. С ростом числа расширителен не только увеличивается общая задержка /зд.р.ср, но и снижается уровень допустимых статичежих помех. Поэтому рекомендуется подключать не больше четырех расширителей, которые обеспечат увеличение числа входов до 24 без увеличения мощности потерь

схемы. Этот способ увеличения числа входов пригоден для дешифрации и подобного применения; соответствующие расширители содержатся в серии SUHLI, II.

Схемы с возможностью параллельного соединения выходов. Параллельное соединение выходов нескольких схем ТТЛ возможно только при упрощенном построении оконечного каскада (рис. 7.46а). Оконечный каскад представляет собой один транзистор Гз с выведенным коллектором. Схе-

ю

Рис. 7.46. а) Схема ТТЛ с пассивным выходом; б) получение логической функции объединением выходов

ма при положительной логике выполняет функцию И-НЕ. Для этой функции выгодна схема с внутренним интегральным коллекторным резистором, показанным на рис. 7.46а пунктиром, величина сопротивления которого выбрана с учетом оптимального режима работы. Этот резистор подключен к особому выводу, который может быть соединен с выводом коллектора с помощью внешнего соединения. Однако чаще требуется внешний коллекторный резистор, величина сопротивления которого выбирается в зависимости от требуемого режима работы. На рис. 7.466 показано включение двух схем с параллельным соединением выходов, благодаря чему получается новая логическая функция, в рассматриваемом случае - логическое сложение.

Время выключения f-" примерно такое же, как у рассмотренных ранее схем ТТЛ с активным выходом, а вот время включения больше, так как нагрузочные конденсаторы заряжаются через сравнительно большое коллекторное сопротивление Дк. Это время сокращается при уменьшении сопротивления резистора /?к, однако одновременно увеличивается нагрузка Гз в состоянии Н током /ejj и уменьшается нагрузочная способность выхода с точки зрения числа подключаемых схем ТТЛ. При большем Rk чиою этих схем ограничено ве-.личиной обратных токов, протекающих через резистор Rk запертого транзистора Гз на входы подключенных схем ТТЛ.

На рис. 4.47а представлено параллельное соединение выходов т схем; к об-. щему выходу подключено п схем. На рис. 7.476 показаны рабочие условия общего выхода в состоянии В. Через общий резистор Rk текут, во-первых, обратные токи /выхв=/к.э.х в коллектор Гз, а во-вторых, обратные токи /вх - к эмиттерам транзисторов Ti подключенных схем ТГЛ. С учетом этих обратных токов резистор Rk может иметь такое максимальное сопротивление, при котором выходное напряжение t/выхв не упадет ниже минимального гарантнрован-иого значения t/вх.выин подключенных схем ТТЛ:

вых. в

вых.В

+«/

(7.36)

вх.в