тока Pi, который должен быть минимальным. С точки зрения тока базы Isi обратные токи эмиттера имеют благоприятное влияние, так как увеличивают возбуждение транзистора Тг, однако разветвление выхода оказывает влияние на напряжение на резисторе Rk, из-за чего уменьшается напряжение l/u.e- При наличии п схем через резистор Rk течет ток

Ч=к.э.к + «(9.б.х + Р/Л) (7.4)

Этот ток может возрасти за счет воздействия паразитных транзисторов типа Пгр-п .между эмиттерами входных транзисторов. Надример, на рис. 7.5 транзистор 7в насыщен, и поэтому напряжение на эмиттере Эг транзистора Т", значительно меньше, чем напряжение на эмитт€!ре 9i. Под действием паразитного транзистора типа п-р-п между этими эмиттерами возникает нежелательный ток Рв.в/i. Этот ток уменьшает напряжение Uk.o транзистора Тл и нагружает выход 7в. Однако при данном коэффициенте объединения по входу и коэффициенте разветвления выхода напряжение t/к.в может упасть только до такого значения, при котором остаются запертыми эмиттеры всех подключенных входных транзисторов. Поэтому и с этой точки зрения должна быть минимальной величина инверсного коэффициента усиления тока Pi и должно быть максимально ограничено влияние всех нежелательных паразитных транзисторов. Только паразитный транзистор типа р-п-р между коллектором и базой выходного транзистора оказывает благоприятное воздействие на уменьшение напряжения t/к.в.и выходного насыщенного транзистора.

Для уменьшения инверсного коэффициента усиления тока используются различные конструктивные и технологические средства. Например, создаются транзисторы с большим внутренним сопротивлением базы, для этого вывод базы размещается на большом расстоянии от эмиттера, в результате чего уменьшается напряжение смещения перехода база-коллектор в областях, удаленных от вывода базы. Это уменьшает количество неосновных носителей заряда, инжектированных в областях перехода коллектор-база непосредственно под эмиттеры, а значит, уменьшается и величина Pi. При сопротивлении рассеяния базы 600 Ом коэффициент Pi уменьшается в 6 раз. Значительно большее, примерно в 50 раз, уменьшение Д01стигается добавлением золота, которое уменьшает время жизни неосновных носителей заряда. Одновременно почти исключается влияние всех паразитных транзисторов.

Основным недостатком всех описанных схем является невысокий допустимый уровень помех, который собственно зависит только от параметров транзисторов. На рис. 7.6а представлены рабочие условия для случая, когда управ-

Рис. 7.6. Влияние сигнала помех:

а) на запертую схему; б) на открытую схему

UjwgB

ляющий транзистор Т иасьш;ен, а следующая подключенная схема на транзисторах Tl и Тг заперта. На непроводящее состояние может в нежелательном направлении повлиять положительный сигнал помех t/п.н, наведенный в соединительных проводах между выходом Т и соответствующим эмиттером Tl. Если на соединительном проводе между точками Л и В появится положительное напряжение помех, то точка В будет более положительна, чем точка А\ ток, протекающий через соответствующий эмиттер, уменьшается, напряжение на

базе Ti возрастает, а значит, увеличивается и напряжение на базе транзистора Гг. Вся схема открывается при пороговом напряжении t/пор.и, величина которого зависит собственно только от напряжения U.s, необходимого для того, чтобы открылся Гг.

Если предположить, что это напряжение равно 0,7 В, а f/Bbii = 0,i] В, то-t/nop.H=0,6 В и допустимый уровень положительных статических помех будет

tn.H = Щ.э - ( tK.s.H + tBHx) = Unov. „ - t/к.э.н = 04В. (7.5)

Следовательно, этот уровень зависит только от напряжений на переходах и их температурной зависимости. Так как величина напряжения f/б.э, при котором транзистор еще заперт, быстро падает с ростом температуры, то уменьшается также и допустимый уровень помех t/п.и и при температуре около --100°С он приближается к нулю. Величина t/д.и уменьшается также с увеличением разветвления выхода.

На рис. 7.66 показан обратный режим работы. Управляющий транзистор Т заперт, Гг насыщен, и на соответствующем эмиттере Г1 большее положительное напряжение, чем на базе, так что эмиттер заперт. В этом случае на работу схемы может неблагоприятно повлиять отрицательный сигнал помех на соединении между точками А к В. Если опять предположить, что транзистор Гг начнет запираться при напряжении £/б.э=0,7 В, то верхнее пороговое напряжение {/нор.в=1,5 В. Для того чтобы допустимый уровень помех был такой же,, как в случае, представленном на рис. 7.6а, должно быть {7к.э=1,9 В. От1рица-тельный допустимый уровень статиче!ских помех в этом случае

fn.B = tK.s-tnop.B = 1.9-b5 = 0.4 В. (7.6>

Допустимый уровень статических помех может быть в данном случае установлен с помощью соответствующего выбора режима работы выходного транзистора в зависимости от Е, Rk, nut. Наихудший режим работы поэтому соответствует рис. 7.6а.

Описанные схемы имеют два основных недостатка. Для достижения высоких значений коэффициентов объединения по входу и разветвления выхода отдельные интегральные элементы должны иметь узкий диапазон допустимых отклонений параметров, а выходной транзистор должен иметь сравнительно большой коэффициент усиления тока р. Вторым недостатком являются очень, низкий уровень допустимых статичекких помех и малая нагрузочная способность выхода прн емкостной нагрузке. Поэтому эти схемы могут быть использованы,, главным образом, в сложных интегральных субсистемах и системах с большой плотностью элементов, у которых внутренние помехи сравнительно малы, а очень короткие соединения представляют собой незначительную емкостную нагрузку. Схемы для таких интегральных подсистем должны иметь высокое быстродействие при малой мощности потерь, чтобы можно было обеспечить большук* плотность элементов.

СХЕМЫ ТТЛ ДЛЯ БОЛЬШИХ ПЕРЕПАДОВ СИГНАЛОВ

Основным условием использования схем ТТЛ в цифровых системах является достаточный уровень допустимых помех при уровне Н. В этом смысле рабочие условия значительно улучшатся при использовании еще одного транзистора Гв (рис. 7.7). Так как последовательно включены два перехода эмиттер-<база Гв и Гв, то по сравнению с рассмотренными ранее схемами допустимый уровень статических помех будет

UnH = 2t/6.. - ( + tBHx) = 1.2 - 0.3 = 0,9В.

При нормальной температуре окружающей среды типичный допустимый уровень статических помех 1 В. При температуре --125°С это значение падает до-0.4 В, а при температуре -55°С оно возрастет до 1,7 В. Благодаря транзистору Т, увеличивается общий коэффициент усиления тока схемы, уменьшаются требования, предъявляемые к величине коэффициентов усиления тока р отдельных транзисторов и к отклонениям параметров пассивных элементов. Для

быстрого рассасьюания заряда Та при его запирании необходимо как можно меньшее сопротивление резистора R,. На выходе схемы используется дискретный резистор, величина сопротивления которого определяется исходя из тре--буемого режима работы и предполагаемого использования схемы. Недостатком является медленный заряд выходных конденсаторов при запирании схемы.

У цифровых схем с большим быстродействием особое внимание должно быть уделено режиму работы и факторам, оказывающим решающее влияние яа быстродействие. Это прежде всего емкости соединений и нагрузок, подклю-

X 1

Рш. 7.7. Увеличение Рис. 7.8. Основные схемы ТТЛ: усиления и допустимого а) серия SN54/SN74; б) серия SUHLI уровня помех с помощью дополнительного транзистора

ченных к выходу схемы. Например, емкости соединений многослойных печатных плат могут достигать 25 пФ на 10 см. Для того чтобы эти емкости быстро заряжались и разряжались, основные схемы должны иметь минимальные выходные сопротивления, которые необходимы также и с точки зрения ограничения влияния сипналов помех. Следующим требованием является минимальная зависимость времени переключения от температуры. Всем этим требованиям отвечают схемы ТТЛ со сложными выходными цепями. Они имеют большую мощность потерь по сравнению с простыми схемами ТТЛ, предназначенными для небольших перепадов сигналов, но зато они имеют и значитель-но больший жобффициент разветвления выхода, более высокий уровень допустимых помех, а главное, способность быстрого двустороннего управления большими емкостными нагрузка.ми.

Особенность схемы ТТЛ на рис. 7.8 состоит лишь в способе включения диода Д. Если яа всех входах уровень В, то насыщаются транзисторы Т и Тз-транзистор Tt заперт, так как напряжения, имеющегося в направлении пропускания на диоде Д, включенном последовательно с переходом эмиттер-.база 74, недостаточно для преодоления порогового напряжения 7"4. Если на каком-либо входе Tl имеется уровень Н, то транзисторы Т и Тз заперты, а 7*4 работает как эмиттерный повторитель, через который быстро заряжаются конденсаторы, подключенные к выходу.

Работа схемы будет описана позже, а сейчас обратим внимание на некоторые особенности, связанные с включением диода Д. Если и Тз на рис. 7.8 насыщены, то остаточный ток коллектора запертого транзистора 4 может без затруднений протекать ерез базу в коллектор яасьш1енного транзистора Т. При запирании Гг и Тз на диоде Д возникает падение напряжения, на величину которого уменьшается выходной сигнал. В схеме на рис. 7.8 диод Д включен последовательно с базой Ti, поэтому здесь амплитуда выходного сигнала больше. Однако если Тг и Тз насыщены, то диод Д препятствует протеканию остаточного тока коллектора 7*4. Кроме того, емкость диода прибавляется к