в один канал. Логическая функция, реализуемая при этой операции, записывается:

где у - сигнал на выходе;

Л], Xi, .... Хп - сигналы на входах.

Здесь логическое сложение обозначается символом «V»- В тех случаях, когда не может быть путаницы между логическим и алгебраическим сложением, для логического сложения используется знак «-Ь». Приведенная логическая функция реализуется схемой, условное изображение которой приведено на рис. 24.2, а. В этой схеме сигнал у=1 на выходе будет в том случае, если он действует хотя бы на одном входе: на первом или последующих входах, или на нескольких входах одновременно, поэтому схему, реализующую такую операцию, именуют схемой ИЛИ. Очевидно, при .Xi=X2 = . . . = Хп = 0 у=0.

Моделью схемы ИЛИ может служить участок электрической цепи, составленный из параллельно соединенных контактов реле. По такому участку ток может проходить, если замкнуты контакты первого или последующих реле, или нескольких реле одновременно. Работа двухвходовой схемы ИЛИ описывается в табл. 24.1.

Логическое умножение (конъюнкция), или операция совпадения, обозначается знаком «/\» или «» или написанием переменных рядом, т. е. без знаков разделения r/=xiДхгД. --Лп-

Приведенная логическая функция выполняется схемой, условное изображение которой приведено на рис. 24.2, б. В схеме, реализующей эту операцию, появление выходного сигнала у= 1 обусловлено лишь одновременным действием сигналов на всех входах: на первом и на втором, и на третьем, и на последующих входах, почему именуют схемой И. Таким образом, схема И является схемой совпадения - сигнал 1 на выходе появляется при совпадении сигналов 1 на всех входах. Действительно, у=1 при xi=X2 - - .. .=Хп=1 и у=0, если хотя бы одна из входных переменных равна 0.

Моделью схемы И может служить участок электрической цепи из последовательно включенных контактов нескольких реле. По такому участку ток сможет проходить лишь тогда, когда замкнута б лиц а 24.1

ты контакты первого и второго, и третьего, и последующих реле. Работа двухвходовой схемы И описана в табл. 24.1.

Логическое отрицание (инверсия).„ обозначается чертой над переменной у=х и читается у не х, почему схему, реализующую эту функцию, именуют схемой НЕ. Условное обозначение схемы, выполняющей эту операцию, приведено на рис. 24.2, в. Схема имеет один вход и один выход.

Сигнал 1 появляется на выходе схемы при наличии сигнала О на входе; сигнал О на выходе соответствует сигналу 1 на входе. Таким образом, схема НЕ является инвертором (высокий потенциал на выходе соответствует низкому на входе, а низкий потенциал на выходе - высокому на входе).

Поскольку у ц. X могут принимать лишь значения Он 1, то у=\ при х==0 и г/=0 при х=\. Работу схемы описывает табл. 24.1.

Комбинационные элементы. Перечисленные выше элементы, реализующие одну из рассмотренных логических операций ИЛИ, И, НЕ, позволяют построить более сложные логические цепи, реализующие более сложные логические функции. На основе использования основных логических элементов И, ИЛИ, НЕ создаются комбинационные элементы, которые выполняют две и более логические операции.

На практике применяют комбинационные элементы, например, И-НЕ (рис. 24.2, г), выполняющие операцию y=Xi/\x2,/\.. ./\Хп, и элементы ИЛИ - НЕ (рис. 24.2, д), реализующие операцию У=Х\\/XiS/.. .\/хп- Нашли применение и другие комбинационные элементы, например, логическая операция ЗАПРЕТ, иногда- именуемая операцией НЕТ. Она состоит из элемента И, в котором один из входных сигналов предварительно инвертируется элементом НЕ. Логическая операция ЗАПРЕТ символически записывается в виде y=Xi/\x2-

В простейшем случае логический элемент ЗАПРЕТ (рис. 24.2, е) имеет лишь два входа, называемые информационным или разрешающим (вход Xi) и запрещающим (вход лгг). Операция ЗАПРЕТ является запрещением передачи информации с входа х\ на выход с помощью сигнала 1, поступающего на вход Хг. Иначе говоря, выходной сигнал повторяет сигнал на разрешающем входе Х\, если Х2=0, при Х2=1 на выходе йозникает сигнал О независимо от значения Х\.

§ 24.2. Основные схемы логических элементов

По типу компонентов, из которых построены логические элементы, различают диодно-транзисторные (ДТЛ), резисторно-тран-зисторные (РТЛ), диодно-резисторные (ДРЛ), транзисторно-транзисторные (ТТЛ) и транзисторные (ТЛ) логические элементы.

Схемы ИЛИ. Схема ИЛИ представляет собой смеситель сигна-ов, в котором к общей нагрузке .подключаются несколько источ-

НИКОВ сигнала одинаковой полярности. В этой схеме появление выходного сигнала возможно при наличии входного сигнала на входе 1 или на входе 2, или на входе 3, или т. д. (см. табл. 24.1).

Диодно-резисторные схемы ИЛИ для работы с положительной и отрицательной логикой приведены соответственно на рис. 24.3, а и б. В потенциальных диодных элементах с положительной логикой (см. рис. 24.3, а) при наличии сигнала 1 хотя бы на одном входе отпирается соответствующий диод и через него сигнал передается на выход, вследствие чего запираются другие диоды, на анодах которых действует сигнал низкого уровня (сигнал 0). Аналогичная схема для отрицательной логики (см. рис. 24.3, б) функционирует лишь при уровне ев<10, поскольку при более высоком уровне вв диоды будут всегда заперты.

Аналогично действует схема при подаче импульсных сигналов. Если импульс (рис. 24.3, в) подается на Вх1 (см. рис. 24.3, а), то диод VI открывается, а на резисторе R появляется импульс, напряжения положительной полярности. Это напряжение запирает диоды V2 и V3, благодаря чему сигнал с входа 8x1 не.попадает на. другие входы схемы, чем обеспечивается ее развязка. Таким образом, диоды в схеме устраняют взаимосвязь между источниками входных сигналов.

При одновременном поступлении на входы схемы двух и более импульсов с одинаковой амплитудой выходной импульс по амплитуде будет равен входному. Если амплитуды входных импульсов не равны, то амплитуда выходного импульса будет равна наибольшей из амплитуд входных импульсов. Иногда на диоды подается небольшое постоянное напряжение смещения запирающей полярности, что позволяет защитить выход схемы от помех.

Транзисторно-резисторная схема ИЛИ на транзисторах п-р-п типа для положительной логики приведена на рис. 24.4, а. Транзисторы VI и V2 имеют общую эмиттерную нагрузку Яэ и при сигналах О на входах Вх1 и Вх2 заперты потенциалом смещения - £см, поэтому f/Bbix=0 (сигнал 0). При действии сигнала 1 (ев> >Есм) хотя бы на одном входе соответствующий транзистор отпирается, и на резисторе Яэ возникает напряжение С/вых (сигнал 1). Схема ИЛИ на транзисторах р-п-р с большим числом входов для отрицательной логики приведена на рис. 24.4, б.

Схемы И. Логическая схема И является схемой совпадения, в которой появление выходного сигнала возможно лишь при одновременном действии входных сигналов на входах.

Диодная схема И (рис. 24.5, а) внешне напоминает схему ИЛИ (см. рис. 24.3, а). Диоды в схеме И открыты напряжением смещения Еск. Сопротивление нагрузки Ян шунтируется малыми внутренним Яг сопротивлением источника сигнала и прямым Ял.пр сопротивлением диода, т. е. {Яг+Ял.пр<Яи), поэтому потенциал выходной цепи близок к нулю. Если на все входы схемы поступят

импульсы положительной полярности с амплитудой С/тсм

(рис. 24.5, б), то диоды закроются и на выходе возникает импульс с амплитудой С/вых£см. Когда же на одном из входов сигнала