Главная страница Микропроцессоры [0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [ 23 ] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] . Как уже говорилось, микропроцессор может иметь фиксированную разрядность обрабатываемых слов и фиксированную систему команд (микропроцессор с «жестким» управлением) или иметь возможность аппаратного наращивания разрядности обрабатываемых слов (процессор с программируемым управлением). Для микроэвм, построенных на микропроцессорах С «жестким» принципом управления, свойственны срав-. нительно небольшой состав устройств, относительно несложная структура и высокое быстродействие. К недостаткам таких ЭВМ следует отнести отсутствие возможности изменения имеющейся системы команд. В настоящее время отечественной промышленностью в интегральном исполнении выпускаются такие типы микропроцессоров с «жестким» управлением, как К536, К580, К581, К586 и др. Структуру микроэвм с «жестким» принципом управ-ления рассмотрим на примере БИС центрального процессорного элемента (ЦПЭ) КР580ИК80. Принципы, положенные в основу построения микроЭВМ на базе данного ЦПЭ, являются общими и для других микропроцессоров аналогичного типа. В общем случае типовая схема построения микроЭВМ на основе микропроцессора серии К580 состоит из модулей центрального процессора, ПЗУ, ОЗУ и УВВ. Простейшая организация микроЭВМ показана на рис. 4.1. Связь между модулями системы осуществляется посредством трех магистралей: адресной, данных и управления. Двунаправленная магистраль данных состоит из восьми линий, она предназначена для передачи информации между модулями системы. По однонаправленной 16-разрядной магистрали адресов передаются адреса ЗУ или УВВ, к которым обращается микропроцессор. Маги-страль управления объединяет однонаправленные линии, передающие сигналы управления от микропроцессора к ЗУ, УВВ и в обратно.м направлении. В простейшем случае в состав процессора входят одна БИС ЦПЭ КР580ИК80, генератор синхроимпульсов, буферы магистралей и некоторые логические схемы управления. При подаче сигнала регистры процессора устанавливаются в произвольное положение. Перевод процессора в исходное состояние осуществляется сигналом «начальная установка» НУ), после чего процессор начинает вы- полнение программы, выбирая команды из ЗУ с нулевого адреса. Выполнение программы продолжается такой период времени, в течение которого управляющий сигнал Гт, подаваемый на вход микропроцессора, активизирован. При работе с ЗУ или УВВ микропроцессор выдает управляющие сигналы на магистраль управления; выда- Aq- а,5 МП КР580ИК80 До- д7 Адресная магистраль
КР580ИК55 До-Д? Магистраль данных -Чт-Зп -Вб- - Выв- Пинии шины управления Рис. 4.1. Организация микроЭВМ на основе микропроцессора КР580ИК80 ет двоичный код адреса ЗУ или УВВ на адресную магистраль Ао-Ais; получает информацию от выбранного ЗУ или УВВ; производит обработку информации; передает информацию на щину данных До-Ду, если это предусмотрено программой; вырабатывает очередную последовательность управляющих сигналов. Далее операции повторяются в указанной последовательности. Центральный процессор получает из ПЗУ или ОЗУ команды программы и передает данные в ОЗУ и УВВ или получает данные от них. Тип выполняемых операций, а также направление передачи информации определяются командами программ. В состав микроэвм вводится интерфейс связи программируемый j(HCn). Он обеспечивает управление обменом информацией по шине данных между процессором, памятью и внешними устройствами. В его функции входит обеспечение буферирования данных, преобразование параллельного 8-разрядного кода в последовательный и наоборот, формирование и выдача сигналов управления к устройствам памяти и внешним устройствам. Интерфейс связи, используемый при построении микроЭВМ на базе микропроцессорного комплекта серии К580, реализован в виде отдельной БИС КР580ИК.55. Включение в состав микроЭВМ БИС интерфейса связи программируемого обеспечивает повышение эффективности взаимодействия микропроцессора с запоминающими устройствами и устройствами ввода - вывода. В рассматриваемых микроЭВМ существует возможность организации ввода - вывода двумя способами. При первом способе предполагается, что УВВ рассматривается как часть (продолжецие) блока памяти, поэтому для обращения как к ЗУ, так и к УВВ используется общая адресация, а также одинаковые команды ЧТЕНИЕ и ЗАПИСЬ. В зависимости от значения адреса, устанавливаемого в этих командах, обращение будет производиться либо к некоторой ячейке ЗУ, либо к устройству ввода - вывода. Управление выбором УВВ или ЗУ обычно осуществляется в зависимости от значения старшего разряда адреса. Если старший разряд адреса равен нулю, то происходит обращение к ЗУ, если - единице, то происходит обращение к УВВ. Такой способ адресации дает возможность использовать ЗУ емкостью не более 32К, поскольку адрес ячейки ЗУ задается 15-разрядным двоичным числом, упрощает программирование задач, связанных с выполнением большого числа операций обмена данными между внешними устройствами, повышает гибкость программирования (одна и та же команда программы может относиться к внешнему или внутреннему ЗУ в зависимости от содержимого ее адресной части). Несомненным преимуществом данного способа является также простота управления выбором внешних устройств, поскольку выбор УВВ достигается при помощи адресов, передаваемых по общей адресной магистрали, а не по отдельным линиям управления для каждого УВВ. Второй способ организации ввода - вывода предполагает обращение к УВВ при помощи специальных команд ВВОД и ВЫВОД. По этим командам схемы, вырабатывающие управляющие сигналы, формируют слгналы: [0] [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] [16] [17] [18] [19] [20] [21] [22] [ 23 ] [24] [25] [26] [27] [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] 0.02 |